

Docket No.: 50090-332

**PATENT** 

### IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of

Hisaya MORI, et al.

Serial No.: Group Art Unit:

Filed: August 13, 2001 Examiner:

For: APPARATUS AND METHOD FOR TESTING SEMICONDUCTOR INTEGRATED

**CIRCUIT** 



Commissioner for Patents Washington, DC 20231

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicants hereby claim the priority of:

Japanese Patent Application No. 2001-032596, Filed February 8, 2001

cited in the Declaration of the present application. A certified copy is submitted herewith.

Respectfully submitted,

MCDERMOTT, WILL & EMERY

Stephen A. Becker Registration No. 26,527

600 13<sup>th</sup> Street, N.W. Washington, DC 20005-3096 (202) 756-8000 SAB:ykg **Date: August 13, 2001** 

Facsimile: (202) 756-8087

# 日本国特許

PATENT OFFICE
JAPANESE GOVERNMENT

方 AUGUST 13,2001 MCRI, ETAL. McDermott, Will & Emery

別紙添付の書類に記載されている事項は下記の出願書類に記載されて ot uる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2001年 2月 8日

出 願 番 号 Application Number:

特願2001-032596

出 願 人 Applicant (s):

三菱電機株式会社

菱電セミコンダクタシステムエンジニアリング株式会社

2001年 2月23日

特許庁長官 Commissioner, Patent Office 及川耕造

【書類名】

特許願

【整理番号】

529220JP01

、【提出日】

平成13年 2月 8日

【あて先】

特許庁長官殿

【国際特許分類】

H03M 1/10

【発明者】

【住所又は居所】

兵庫県伊丹市瑞原四丁目1番地 菱電セミコンダクタシ

ステムエンジニアリング株式会社内

【氏名】

森 長也

【発明者】

【住所又は居所】

兵庫県伊丹市瑞原四丁目1番地 菱電セミコンダクタシ

ステムエンジニアリング株式会社内

【氏名】

山田 真二

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

船倉 輝彦

【特許出願人】

【識別番号】

000006013

【氏名又は名称】

三菱電機株式会社

【特許出願人】

【識別番号】

591036505

【氏名又は名称】 菱電セミコンダクタシステムエンジニアリング株式会社

1

【代理人】

【識別番号】

100082175

【弁理士】

【氏名又は名称】

高田 守

【電話番号】

03-5379-3088

# 【選任した代理人】

【識別番号】

100066991

【弁理士】

【氏名又は名称】 葛野 信一

【電話番号】

03-5379-3088

【選任した代理人】

【識別番号】 100106150

【弁理士】

【氏名又は名称】 高橋 英樹

【電話番号】

03-5379-3088

【選任した代理人】

【識別番号】 100108372

【弁理士】

【氏名又は名称】 谷田 拓男

【電話番号】

03-5379-3088

【手数料の表示】

【予納台帳番号】

049397

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】

明細書

【発明の名称】 半導体集積回路の試験装置およびそれを用いた半導体集積回路 、の試験方法

# 【特許請求の範囲】

【請求項1】 アナログ信号をデジタル信号に変換するA/D変換回路またはデジタル信号をアナログ信号に変換するD/A変換回路を含んだ被試験半導体集積回路と信号のやり取りを行うように構成されたテスト回路基板、および前記A/D変換回路からのデジタル試験データまたは前記D/A変換回路からのアナログ試験データをデジタル信号に変換したデジタル試験データを記憶するデータメモリとこのデータメモリに記憶された前記デジタル試験データを解析する解析部とを有し前記テスト回路基板の近傍に配置されたテスト補助装置を備え、前記データメモリは、第1、第2メモリ区域を有し、この第1メモリ区域において前記デジタル試験データの記憶が行われるときに、第2メモリ区域では、すでに記憶されたデジタル試験データが前記解析部による解析のために読み出されるように構成された半導体集積回路の試験装置。

【請求項2】 前記データメモリは、第1メモリ素子と第2メモリ素子を有し、これらの素子がそれぞれ前記第1、第2メモリ区域を構成している請求項1 記載の半導体集積回路の試験装置。

【請求項3】 前記テスト補助装置はメモリ入力切替手段を有し、このメモリ入力切替手段が前記デジタル試験データを前記第1メモリ素子、または第2メモリ素子に切り替えて記憶させるように構成されている請求項2記載の半導体集積回路の試験装置。

【請求項4】 前記テスト補助装置はメモリ出力切替手段を有し、このメモリ出力切替手段が前記第1メモリ素子または第2メモリ素子の出力を切り替えて前記解析部へアップロードするように構成されている請求項2記載の半導体集積回路の試験装置。

【請求項5】 前記データメモリが、内部に前記第1、第2メモリ区域を有する1つのメモリ素子で構成された請求項1記載の半導体集積回路の試験装置。

【請求項6】 アナログ信号をデジタル信号に変換するA/D変換回路また

はデジタル信号をアナログ信号に変換するD/A変換回路を含んだ半導体集積回路の試験方法であって、この半導体集積回路を搭載してそれと信号のやり取りを、行うように構成されたテスト回路基板、および前記A/D変換回路からのデジタル試験データまたは前記D/A変換回路からのアナログ試験データをデジタル信号に変換したデジタル試験データを記憶するデータメモリとこのデータメモリに記憶された前記デジタル試験データを解析する解析部とを有し前記テスト回路基板の近傍に配置されたテスト補助装置を備えた半導体集積回路の試験装置を用いて試験が行われ、さらに前記データメモリは、第1、第2メモリ区域を有し、この第1メモリ区域で前記デジタル試験データの記憶が行われるときに、第2メモリ区域では、すでに記憶されたデジタル試験データが前記解析部による解析のために読み出されることを特徴とする半導体集積回路の試験方法。

# 【発明の詳細な説明】

[0001]

# 【産業上の利用分野】

この発明は半導体集積回路の試験装置、特にアナログ信号をデジタル信号に変換するA/D変換回路またはデジタル信号をアナログ信号に変換するD/A変換回路とを含んだ半導体集積回路の試験装置およびこれを用いた半導体集積回路の試験方法に関するものである。

[0002]

#### 【従来の技術】

この半導体集積回路の試験装置はテスタと呼ばれる。近年、機能的にシステム 化された複数回路モジュールで構成されているワンチップ半導体集積回路(1チップLSI)または複数回路のそれぞれのチップを組み合わせた混成集積回路( チップセットLSI)などとして構成されるシステムLSIにおいて、高性能、 高精度のデジタル回路とアナログ回路を組み合わせた混合化(ミックス・ド・シ グナル化)が急速に進んでおり、これらの半導体集積回路に対する試験装置につ いてもこの混合化への対応が進み、試験装置メーカからミックス・ド・シグナル 化半導体集積回路に対応するテスタが提供されている。

[0003]

しかし、このミックス・ド・シグナル化半導体集積回路に対応するテスタはその高性能仕様に対応するため、装置が高価格化する傾向にあり、そのような状況、のなかで、既存の低速、低精度の、例えばロジックLSIなどに用いられたテスタを再利用して、テスタの高価格化を避ける動きも出てきている。

# [0004]

かかる試験装置での大きな課題が、デジタル信号をアナログ信号に変換するD/A変換回路と、アナログ信号をデジタル信号に変換するA/D変換回路の試験であり、これらの高精度化に伴い、これらの変換回路を含んだ半導体集積回路に対する試験装置を如何に低価格で実現するかが課題となっている。

# [0005]

一般的なテスタの試験環境では、テスタ内部の測定装置から被試験半導体集積 回路(DUTという)までの測定経路には、DUT回路基板(DUTボード)、 ケーブルなどのテスタとDUT間接続治具が複数存在し、その測定経路も長いた め、ノイズ発生、測定精度低下の原因となり、また複数のDUTを同時に試験す るようなことも困難である。また、低速テスタでは、その速度の制約から、実使 用速度での試験が不可能な点、量産試験での試験時間の増大が懸念される。

# [0006]

特開平1-316024号公報には、テスト回路のD/A変換部への入力データにより指定されたアドレスに変換データを収納するための記憶素子を設け、D/A変換したアナログ信号をA/D変換器に入力し、この出力を記憶素子に順次格納し、全ての入力データに対して変換が終了すると記憶素子に格納した変換データを順次テスタに送り込み、テスタで入力データと変換データとを順次比較判定するものが提案されている。

### [0007]

しかし、D/A変換部への入力データ、変換データを記憶する記憶素子に対するアドレス、制御信号をテスタから供給する必要があり、さらに記憶素子の記憶データをテスタに供給する必要があり、テスタとDUTとの間の長い測定経路でのノイズにより、測定精度が低下する恐れがある。またテスタ・ピンエレクトロニクス数の占有から複数のDUTに対する同時測定は困難である。さらに、変換

データをテスタへ送る通信に時間がかかり、また試験結果の判定処理を全試験の 終了後に行うので、試験時間の短縮も困難である。

[0008]

この発明の発明者は、かかる課題に関し、さきに、特願2000-35672 4号にて、高速度でしかも高精度の測定をより安価に実現できる半導体集積回路 の試験装置を提案している。

[0009]

【発明が解決しようとする課題】

この発明はさきに提案した半導体集積回路の試験装置をさらに改良し、より高速で、効率良く半導体集積回路の試験を行うことのできる半導体集積回路の試験 装置を提案するものである。

[0010]

またこの発明は、この半導体集積回路の試験装置を用いて、より高速で、効率 良く半導体集積回路の試験を行うことのできる半導体集積回路の試験方法を提案 するものである。

[0011]

【課題を解決するための手段】

この発明による半導体集積回路の試験装置は、アナログ信号をデジタル信号に変換するA/D変換回路またはデジタル信号をアナログ信号に変換するD/A変換回路を含んだ被試験半導体集積回路と信号のやり取りを行うように構成されたテスト回路基板、および前記A/D変換回路からのデジタル試験データまたは前記D/A変換回路からのアナログ試験データをデジタル信号に変換したデジタル試験データを記憶するデータメモリとこのデータメモリに記憶された前記デジタル試験データを解析する解析部とを有し前記テスト回路基板の近傍に配置されたテスト補助装置を備え、前記データメモリは、第1、第2メモリ区域を有し、この第1メモリ区域において前記デジタル試験データの記憶が行われるときに、第2メモリ区域では、すでに記憶されたデジタル試験データが前記解析部による解析のために読み出されるように構成されたものである。

[0012]

またこの発明による半導体集積回路の試験装置は、前記データメモリが、第1 メモリ素子と第2メモリ素子を有し、これらの素子がそれぞれ前記第1、第2メ ・モリ区域を構成しているものである。

# [0013]

またこの発明による半導体集積回路の試験装置は、前記テスト補助装置がメモリ入力切替手段を有し、このメモリ入力切替手段が前記デジタル試験データを前記第1メモリ素子、または第2メモリ素子に切り替えて記憶させるように構成されているものである。

# [0014]

またこの発明による半導体集積回路の試験装置は、前記テスト補助装置がメモリ出力切替手段を有し、このメモリ出力切替手段が前記第1メモリ素子または第2メモリ素子の出力を切り替えて前記解析部へアップロードするように構成されているものである。

# [0015]

またこの発明による半導体集積回路の試験装置は、前記データメモリが、内部 に前記第1、第2メモリ区域を有する1つのメモリ素子で構成されたものである

### [0016]

またこの発明による半導体集積回路の試験方法は、アナログ信号をデジタル信号に変換するA/D変換回路またはデジタル信号をアナログ信号に変換するD/A変換回路を含んだ半導体集積回路の試験方法であって、この半導体集積回路を搭載してそれと信号のやり取りを行うように構成されたテスト回路基板、および前記A/D変換回路からのデジタル試験データまたは前記D/A変換回路からのアナログ試験データをデジタル信号に変換したデジタル試験データを記憶するデータメモリとこのデータメモリに記憶された前記デジタル試験データを解析する解析部とを有し前記テスト回路基板の近傍に配置されたテスト補助装置を備えた半導体集積回路の試験装置を用いて試験が行われ、さらに前記データメモリは、第1、第2メモリ区域を有し、この第1メモリ区域で前記デジタル試験データの記憶が行われるときに、第2メモリ区域では、すでに記憶されたデジタル試験デ

ータが前記解析部による解析のために読み出されることを特徴とする。

[0017]

【実施の形態】

実施の形態1.

図1はこの発明による半導体集積回路の試験装置に実施の形態1の構成を示す 図である。(a)図はテスト回路基板(DUTボード)部分の上面図、(b)図 はその側面図、(c)図は試験機(テスタ)部分の構成図である。

[0018]

この実施の形態1の試験装置は、テスト回路基板(DUTボード)10、テスト補助装置(BOST装置)20、及び試験機(テスタ)40を備えている。

[0019]

テスト回路基板10は、この実施の形態1では、被試験半導体集積回路(DUT)11として、モールド型ICを対象とするものである。モールド型ICは半導体集積回路(IC)チップをモールド樹脂で覆い、モールド樹脂から複数の端子を導出したものである。このDUT11のICチップは、例えばワンチップのミックス・ド・シグナル型システムLSIであり、1つのチップ内にデジタル信号をアナログ信号に変換するD/A変換器と、アナログ信号をデジタル信号に変換するA/D変換器を含むものである。DUT11としては、複数のチップを共通の回路基板上に集積したミックス・ド・シグナル型の混成集積回路(ハイブリッドIC)も使用することができる。

[0020]

テスト回路基板10は被試験半導体集積回路(DUT)11の端子を挿入する DUTソケット12を有し、その周りに多数の接続端子13と、テスト用のリレ ー・コンデンサ群14を配置したものである。

[0021]

テスト回路基板10の下部には、テストヘッド15が配置されている。このテストヘッド15は、テスト回路基板10に接続される多数の接続ピン16を有し、この接続ピン16を介してDUT11とテストに必要な信号のやりとりを行う

# [0022]

テスト補助装置(BOST装置)20はテスト回路基板10の近傍に配置される。この実施の形態1では、テスト補助装置20はテスト補助基板(BOSTボード)21上に構成され、このBOSTボード21はDUTボード10の上に搭載される。DUTボード10の上には、そのためのソケット17が固定されており、BOSTボード21はこのソケット17に挿入されるコネクタ22を下面に有し、このコネクタ22をソケット17に挿入して、DUTボード10上に支持され、このソケット17を経てテストヘッド15との信号のやりとりが行われる

# [0023]

BOSTボード21は、BUILT-OFF-SELF-TESTの略称であり、これはテスタ4 0に依存せず、DUT内部で自己テスト(BIST:BUILT-IN-SELF-TEST)を担 うテスト回路を補助するDUT外部試験補助装置の基板であり、AD/DA測定 部23、制御部24、DSP解析部25、メモリ部26、電源部27を有してい る。

# [0024]

テスタ40はテストパターン発生器(TPG)41、電源部42、ピンエレクトロニクス部43を有し、BOSTボード21に対して、電源電圧Vdを供給し、BOSTボード21との間でBOST制御信号44をやりとりする。この制御信号44には、テスタ40からBOSTボード21、DUTボード10への指令信号だけでなく、BOSTボード21からテスタ40へのテスト解析結果信号も含まれる。テスタ40からBOSTボード21へ入力されるテスト解析No.、コードなどを含む制御信号44は、テストプログラムに記述されたテスト信号条件に基づき、テスタ40に内臓されたテストパターン発生器41により、他のDUT11のテストと同様に、テストパターン信号として発生させ、複数の信号入出力ピンを備えたテスタ40のピンエレクトロニクス部43を通して、BOSTボード21、DUTボード10に供給される。一方、BOSTボード21から出力されるテスト解析結果(Pass/Fail情報)は、テスタ40のピンエレクトロニクス部43の判定部にて、クトロニクス部43の判定部にて、

テストパターン信号との比較、判定に基づき、その結果情報を取り込む。

[0025]

図2は実施の形態1における電気回路の構成を示すブロック図である。DUT 11は、アナログ信号をデジタル信号に変換するA/D変換回路51と、デジタ ル信号をアナログ信号に変換するD/A変換回路52を含んでいる。

[0026]

BOSTボード21は、DUT11のA/D変換回路51に対してアナログ試験信号を供給する試験用D/A変換回路61と、DUT11のD/A変換回路52からのアナログ試験データをデジタル試験データに変換する試験用A/D変換回路62とを有し、さらにDAC入力データ回路(DACカウンタ)63、データ書込み制御回路64、測定データメモリアドレスカウンタ65、測定データメモリ66、基準クロック回路67、クロック発生回路68、及びDSP解析部69を有する。DSP解析部69はDSPプログラムROM70を有している。

[0027]

試験用D/A変換回路61、試験用A/D変換回路62、DAC入力データ回路63、データ書込み制御回路64、測定データメモリアドレスカウンタ65は、図1のD/A、A/D測定部23に含まれており、測定データメモリ66はメモリ部26に、またDSP解析部69はDSP解析部25に含まれている。

[0028]

試験用のデジタル試験信号(テストデータ)はDAC入力データ回路63に蓄えられており、テスタ40からの指令に基づいて、このDAC入力データ回路63からのテストデータは、DUT11のD/A変換回路52とBOSTボード21の試験用D/A変換回路61とに供給される。

D/A変換回路61に供給されたデジタル試験信号(テストデータ)はアナログ試験信号に変換されて、DUT11のA/D変換回路51に供給され、このDUT11のA/D変換回路51でデジタル試験データに変換され、測定データメモリ66に供給される。

一方、DAC入力データ回路63から直接DUT11のD/A変換回路52に 供給されたデジタル試験信号は、D/A変換回路52でアナログ試験出力に変換 され、これがBOSTボード21の試験用A/D変換回路62によりデジタル試験データに変換され、測定データメモリ66に供給される。

測定データメモリ66は、これらのDUT11のA/D変換回路51から供給 されるデジタル試験データと、D/A変換回路52からA/D変換回路62を経 て供給されるデジタル試験データとを、順次決められたアドレスに記憶する。

# [0029]

DUT11のA/D変換回路51、BOSTボード21のA/D変換回路62は、順次アナログ信号をデジタル信号に変換するが、1つのデジタル信号を発生する毎にBUSY信号をそれぞれ出力する。これらのBUSY信号は、ともにBOSTボード21上のデータ書込み制御回路64に供給される。データ書込み制御回路64は、供給されたBUSY信号に基づき、DAC入力データ回路63のデジタルテストデータをデータ単位毎に次のデジタルテストデータに順次進め、また測定データメモリアドレスカウンタ65に対しては、測定データメモリ66のアドレスを順次進めるように作用する。

# [0030]

このように、BUSY信号により、DAC入力データ回路63では、DUT11で変換されるデジタルテストデータのコードが進められ、また測定データメモリ66では、DUT11で変換されたデジタル試験出力を記憶するアドレスが順次進められる結果、DUT11では、A/D変換回路51、D/A変換回路52において順次試験に必要な変換が進められ、その変換された測定データが測定データメモリ66に順次記憶されていく。以降は、BOSTボード21のDSP解析部69で設定された最終コードになるまで、変換テストが進められ、その結果が測定データメモリ66にすべて記憶される。

### [0031]

BOSTボード21上のDSP解析部69はDSPプログラムROM70に記憶されたプログラムを用いて、測定データメモリ66に記憶されている変換データを順次読み出し、変換特性の解析を行う。この解析は、A/D変換特性パラメータ、D/A変換特性パラメータ、微分直線性、積分非直線性誤差などの算出を含み、解析結果(Pass/Fail情報)がBOSTボード21からテスタ4

0に送信され、テスタ40でテスト結果処理が行われる。

[0032]

実施の形態1において、BOSTボード21がDUTボード10の近傍に配置され、DUT11のA/D変換回路51、D/A変換回路52の変換試験を行う機能を備えているので、この変換試験はBOSTボード21上で実行することができる。この結果、DUTボード10とBOSTボード21間のアナログ測定系ラインを短縮でき、ノイズによる測定誤差の発生を充分小さく抑制し、高精度の試験を実現でき、併せてDUTボード10とその近傍のBOSTボード21間の信号のやりとりに基づき、より高速度で試験を行うことができる。BOSTボード21とテスタ40との間は、アナログ測定系ラインをなくすることができ、試験精度の向上が図られる。またBOSTボード21上で、必要な変換試験を終了して、テスタ40にはその結果を送信するので、変換データをテスタ40に送信するものに比べ、試験速度の向上を図ることができる。

[0033]

実施の形態1において、DUT11のA/D変換回路51、D/A変換回路52の変換試験機能がBOSTボード21上に配置されるので、テスタ40にはそのための大きな機能を付加する必要がなく、このためテスタ40の高価格化を防ぎ、従来の低速のテスタを流用することも可能となる。なお、特別な測定機能を持ったテスタ40を製作する場合、テスタのハードウエア構成による機能拡張に対して制約があり、またテスタ本来の改造を併発するため、開発コストが高騰するおそれがある。実施の形態1によれば、一般的なテスタに標準的に装備されているテストパターン発生器、ピンエレクトロニクスを利用するので、各種テスタ仕様、制約に影響を受けずにBOSTボードの構成、制御が可能であり、各種テスタへの適用が可能となる。

[0034]

さて、この発明による実施の形態1では、より高速に、効率良く、DUT11 のA/D変換回路51、D/A変換回路52の変換試験を実行するために、さら に改良されたメモリ/解析切替回路80が使用される。図7は、このメモリ/解 析切替回路80のブロック回路図である。

# [0035]

先ず図7において、測定データメモリ66は、2つの第1、第2のメモリ素子66A、66Bから構成されている。第1、第2のメモリ素子66A、66Bは、それぞれメモリバンクA、Bを構成する。これらのメモリ素子66A、66Bは、3つの接続切替回路81、83、85によって、切替制御される。第1、第2、および第3の接続切替回路81、83、85はいずれもA1端子、A2端子、B1端子、B2端子およびS端子を有する。第1の接続切替回路81は、データ接続切替回路であり、メモリ素子66A、66Bのデータの切り替えを行う回路である。このデータ接続切替回路81のA1端子はDSP解析部69に、A2端子はADC/DAC測定部23に、B1端子はメモリ素子66Aに、またB2端子はメモリ素子66Bにそれぞれ接続される。

# [0036]

この第1のデータ接続切替回路81は、DSP解析部69に接続されたA1端子を、B1端子またはB2端子に切替接続する解析用読み出しデータ切り替え機能と、ADC/DAC測定部23に接続されたA2端子を、B1端子またはB2端子に切替接続するデータ書込み切替機能の2つの機能を有する。データ書込み切替機能は、ADC/DAC測定部23からのデジタル試験データを、メモリ素子66Aまたは66Bに記憶させるために切替入力する機能である。また解析用読み出しデータ切り替え機能は、メモリ素子66Aまたは66Bに記憶されたデータを切替て読み出し、DSP解析部69にアップロードする機能である。

### [0037]

第2の切替回路83はアドレス接続切替回路であり、DSP解析部69に接続されたA1端子を、B1端子またはB2端子に切替接続する解析用読み出しアドレス切替機能と、測定データメモリアドレスカウンタ65に接続されたA2端子を、B1端子またはB2端子に切替接続する記憶用の書込みアドレス切替機能を有している。第3の切替回路85は書込み/読出しクロック接続切替回路であり、DSP解析部69に接続されたA1端子を、B1端子またはB2端子に切り替え接続する読み出しクロック切替機能と、測定データメモリ書込みクロック回路68Aに接続されたA2端子を、B1端子またはB2端子に切替接続する書込み

クロック切替機能を有する。

[0038]

各切替回路81、83、85は、A1端子とB1端子が接続され、またA2端子とB2端子が接続された第1の接続状態と、A1端子とB2端子が接続され、またA2端子とA1端子が接続された第2の接続状態とが、切替られる。第1の接続状態において、データ接続切替回路81はメモリバンク66AをDSP解析部69に、またメモリバンク66BをADC/DAC測定部23に、それぞれ接続する。この第1の接続状態において、メモリバンク66Bには、DAC/ADC測定部23からのデジタル試験データが書き込まれ、またメモリバンク66Aではすでに記憶されているデジタル試験データが解析部69へ読み出され、アップロードされる。第2の接続状態においては、逆に、メモリバンク66Aには、DAC/ADC測定部23からのデジタル試験データが書き込まれ、またメモリバンク66Bでは、すでに記憶されたデジタル試験データが解析部69へ読み出され、アップロードされる。

[0039]

前記第1の接続状態では、アドレス接続切替回路83によって、DSP解析部69からの読み出しアドレスがメモリバンク66Aに、また測定データアドレスカウンタ65からの書込みアドレスがメモリバンク66Bにそれぞれ供給される。さらにこの第1の接続状態では、書込み/読出しクロック接続切替回路85によって、DSP解析部69からの読み出しクロックがメモリバンク66Aに、また測定データメモリ書き込みクロック生成部68Aからの書き込みクロックがメモリバンク66Bにそれぞれ供給される。

前記第2の接続状態では、アドレス接続切替回路83によって、DSP解析部69からの読み出しアドレスがメモリバンク66Bに、また測定データアドレスカウンタ65からの書込みアドレスがメモリバンク66Aにそれぞれ供給される。さらにこの第2の接続状態では、書込み/読出しクロック接続切替回路85によって、DSP解析部69からの読み出しクロックがメモリバンク66Bに、また測定データメモリ書き込みクロック回路68Aからの書き込みクロックがメモリバンク66Aにそれぞれ供給される。

# [0040]

メモリバンク切替信号生成部87は、半導体試験装置の制御装置89から、メモリ切替信号SKCとクロックイン信号SCLの供給を受け、メモリバンク切替信号SSを生成し、それを各切替回路81、83、85のS端子に供給する。メモリバンク切替信号SSは、それが立ち上がる毎に、各切替回路81、83、85の状態を、前記第1の接続状態と、第2の接続状態との間で、切り替える。この結果、各切替回路81、83、85は前記第1の接続状態と前記第2の接続状態を交互に与え、2つのメモリバンク66A、66Bには、図8に示す通り、ADC/DAC測定部23のA/D変換回路51、D/A変換回路52からのデジタル試験データを取り込む測定状態と、記憶したデジタル試験データをDSP解析部69にアップロードしてその解析を行う解析状態が、交互に与えられる。

# [0041]

図8において、最初のテスト1のステップS1では、前記第2の接続状態であり、メモリバンク66Aに測定状態が与えられる。次のステップS2では、メモリバンク切替信号SSが与えられ、バンク切替が行われる。その結果、接続状態が反転したテスト2のステップS3では、前記第1の接続状態となり、メモリバンク66Aはテスト1の解析状態、メモリバンク66Bはテスト2の測定状態となる。次のステップS4では、メモリバンク切替信号SSが与えられてバンク切替が行われ、次のステップS5では、再び第2の接続状態となり、メモリバンク66Aはテスト3の測定状態、メモリバンク66Bはテスト2の解析状態となる。次のステップS6では再びバンク切替が行われ、次にステップS7では、再び第1の接続状態となり、メモリバンク66Aがテスト3の解析状態、メモリバンク66Bがテスト4の測定状態となる。なお、テスト1で、メモリバンク66Bがテスト4の測定状態となる。なお、テスト1で、メモリバンク8を空白状態としているが、これは、最初、まだ測定データが記憶されていないため、結果として解析が行われないことを示したものである。

#### [0042]

図9は、この発明による半導体集積回路の試験の具体的なテスト解析フローチャートであり、これは携帯電話機に使われる半導体集積回路の試験のフローチャートである。この携帯電話機には、D/A変換回路、およびA/D変換回路を含

んだ複数の集積回路が使用されている。この携帯電話機は、まず制御用DAブロックに7つのD/A変換回路52を持ち、図9ではこの7つのD/A変換回路52が、DA1からDA7で示されている。この携帯電話機は、またIQ-DAブロックにD/A変換回路を含んだ4つの出力回路を持ち、図9ではこれらがIO、IBO、QO、QBOで示されており、さらにこの携帯電話機は、1つのA/D変換回路51を持ち、図9ではこれがADとして示されている。

# [0043]

図9のフローチャートでは、最初にステップS10に示す制御用DAブロック テスト開始(DA1-DA7)が行われる。この制御用DAブロックでは、7つ のD/A変換回路DA1からDA7のテストと解析が行われる。ステップS11 では、DA1のテスト(測定)が行われ、DA1からのデジタル試験データが一 方のメモリバンクに記憶される。ステップS12、S13は同時に実行されるス テップであり、ステップS12ではDA2のテストが、ステップS13では、D SP解析部69によるDA1の測定データ解析が行われる。この測定データ解析 では、最初に解析部69がテスタ40からシリアルデータ受信を行って解析がス タートされ、最後にはテスト結果を解析部69からテスタ40に送信して、解析 が完了する。次のステップS14、S15も同時に実行され、ステップS14で はDA3のテストが、ステップS15ではDA2の測定データ解析が行われる。 次のステップS16ではDA4のテストが、ステップS17ではDA3の測定デ ータ解析が、同時に実行される。その後、DA5のテスト、DA4の測定データ 解析が、さらにDA6のテスト、DA5の測定データ解析が行われ、図9のステ ップS18ではDA7のテストが、ステップS19ではDA6の測定データ解析 が行われ、ステップS21で、DA7の測定データ解析が行われるときに、ステ ップS20では、ダミー(DUMMY)の空試験が挿入される。

### [0044]

続いて、ステップS22に示すI/Q-DAブロックテスト開始(IO, IBO, QO, QBO)が行われる。これも出力回路IO、IBO、QO、QBOに含まれたD/A変換回路の試験であり、前記と同様にテスト、解析の並列処理が実行される。ステップS23では、IOテストが実行される。次のステップS2

4、S25は同時に並列処理されるステップであり、ステップ24ではIBOテスト(データ書込み)が、またステップ25ではIO測定データ解析(データ読み出し)が行われる。同様に、ステップS26でのQOテスト、ステップS27でのIBO測定データ解析が並列処理され、また次のステップS28でのQBOテストと、ステップS29でのQO測定データ解析が同時に実行される。その後のステップS30でのダミー(DUMMY)テスト中に、ステップS31でのQBO測定データ解析が実行される。続いて、ステップS32に示すADブロックテストが開始され、ステップS33でADテストを実施した後、ステップS34でのダミー(DUMMY)テスト中に、ステップ35でのAD測定データ解析が行われて、テストが完了する。

[0045]

以上2つのメモリ区域を構成するメモリバンク66A、66Bにおける、テスト(テストデータ書き込み)と、テストデータの解析(テストデータ読み出し、解析部へのアップロード)とが、同時に、並列処理される結果、試験時間の半減が達成できる。

[0046]

実施の形態2.

図3はこの発明による半導体集積回路の試験装置の実施の形態2のDUT部分を示す側面図である。この実施の形態2では、実施の形態1のBOSTボード21がDUTボード10の上面に積載されている。この実施の形態2も、モールド型半導体集積回路がDUTボード10上のソケット12に挿入され、そのA/D変換器41とD/A変換器42が試験される。

[0047]

図3において、DUTボード10の右上面には、BOSTボード21が載置され、この載置部分で両ボード間の接続が行われており、テストヘッド15との間で信号のやりとりが行われる。なお、BOSTボード20上の構成は図1と同じであり、回路構成は図2と同じである。

[0048]

実施の形態3.

図4はこの発明による半導体集積回路の試験装置の実施の形態3のDUT部分の構成を示す。(a)図はBOSTボード21Aの上面図、(b)図はBOST IFボードの上面図、(c)図はDUTボード10Aの上面図、(d)図はそれらの側面図である。この実施の形態3では、ウエハ状態の半導体集積回路が試験対象(DUT)として用いられる。DUTボード10Aプローブカードであり、円形に構成され、その中心部の下面にウエハ11Aに対する多数のプローブ30を有する。このDUTボード10Aの上には、接続構体31を介して、BOST IFボード32が配置され、このBOST IFボード32上にはコネクタ33が取り付けられている。BOST装置20を構成するBOSTボード21Aも円形に構成され、このBOSTボード21A上面には、実施の形態1と同様の、AD/DA測定部23、制御部24、メモリ部26、DSP解析部25、及び電源部27が配置されている。

# [0049]

実施の形態3の電気回路の構成は、実施の形態1の図2と同じであり、プローブ30をウエハ11Aのチップ相当部分の多数の端子に接触させて、実施の形態1と同様の試験が行われる。ウエハ11Aのチップ相当部分を順次ずらし、順次 隣接するチップ相当部分の試験を実施する。

#### [0050]

### 実施の形態4.

図5はこの発明による半導体集積回路の試験装置の実施の形態4のDUT部分を示し、(a)図は側面図、(b)図は上面図である。この実施の形態4では、実施の形態3において、BOSTボード20Aが省略され、またBOST IFボード17、接続構体16も省略され、BOST装置20を構成するAD/DA測定部21、制御部22、メモリ部24、DSP解析部23、電源部25が全て、プローブ30を持ったDUTボード10A上面に配置され、必要な接続が行われる。

### [0051]

この実施の形態4の回路構成は実施の形態1の図2と同じであり、同様にして DUT11AのA/D変換回路51、D/A変換回路52の試験が行われる。 [0052]

実施の形態2、3、4においても、BOST装置20、またはBOSTボード 21、21AはDUTボード10、10Aの近傍に配置され、実施の形態1と同様に試験が実施されるので、実施の形態1と同様に、試験の高精度化、高速化、装置の低価格化を図ることができ、さらに実施の形態1に示したメモリ/解析切 替回路80の採用により、より高速で、より効率よく、テスト(測定)と、解析を実行できる。

[0053]

実施の形態5.

図6はこの発明による半導体集積回路の試験装置の実施の形態5の回路構成を示すブロック図である。この実施の形態5では、DUT11のA/D変換回路51がBUSY信号を発生しないタイプであり、このため、テスタ40からトリガ信号74が供給され、データ回路63のデジタル単位で進める動作と、測定データメモリ66のアドレスを進める動作を行わせる。なお、BOSTボードのA/D変換回路62はBUSY信号を発生するように構成できるので、このBUSY信号はトリガ信号74と併用できる。その他の構成は、図2と同じである。

[0054]

この実施の形態5においても、テスタ40からBOST装置20に送信されるトリガ信号74はデジタル信号であり、テスタ40とBOST装置20との間に、ノイズの影響を受けやすいアナログ信号系を追加するものではなく、実施の形態1と同様に、試験の高精度化、高速化を図ることができ、さらに実施の形態1に示したメモリ/解析切替回路80の採用により、より高速で、より効率よく、テスト(測定)と、解析を実行できる。

[0055]

実施の形態 6.

図10は、この発明による半導体集積回路の試験装置の実施の形態6で使用されるメモリ/解析切替回路90を示すブロック回路図である。このメモリ/解析切替回路90は、図7に示す実施の形態1のメモリ/解析切替回路80をさらに具体化したものである。

[0056]

図10のメモリ/解析切替回路90は、図7に示すメモリ/解析切替回路80のデータ接続切替回路81が、データ出力切替セレクタ811と、データ入力切替セレクタ813と、バンクAのI/O切替セレクタ815と、バンクBのI/O切替セレクタ817によって構成されている。データ出力切替セレクタ811は、A端子、B端子、Q端子およびS端子を有し、このQ端子はデータ接続切替回路81のA1端子を構成し、DSP解析部69に接続される。データ入力切替セレクタ813も、A端子、B端子、Q端子およびS端子を有し、このQ端子はデータ接続切替回路81のA2端子を構成し、ADC/DAC測定部23に接続される。データ出力切替セレクタ811およびデータ入力切替セレクタ813は、何れも、前記第1の接続状態において、Q端子とA端子を接続し、前記第2の接続状態において、Q端子とB端子を接続するもので、この第1、第2の接続状態は、それぞれのS端子への切替信号SSによって切替られる。

[0057]

バンクAのI/O切替セレクタ815はOUT端子、IN端子、D端子、およびOE端子を有し、このD端子はデータ接続切替回路81のB1端子を構成し、メモリバンク66Aのデータ端子DQに接続される。このI/O切替セレクタ815のOUT端子はデータ出力切替セレクタ811のA端子に接続され、またそのIN端子はデータ入力切替セレクタ813のB端子に接続される。バンクBのI/O切替セレクタ817もOUT端子、IN端子、D端子およびOE端子を有し、このD端子はデータ接続切替回路81のB2端子を構成し、メモリバンク66Bのデータ端子DQに接続される。このI/O切替セレクタ817のOUT端子はデータ出力切替セレクタ811のB端子に、またそのIN端子はデータ入力切替セレクタ815のA端子にそれぞれ接続される。I/O切替セレクタ815および817は、何れも、前記第1の接続状態において、OUT端子とD端子を接続し、また前記第2の接続状態において、IN端子とD端子を接続し、また前記第2の接続状態において、IN端子とD端子を接続し、また前記第2の接続状態において、IN端子とD端子を接続するもので、この第1、第2の接続状態は、それぞれのOE端子への切替信号SOEによって切替られる。

[0058]

前記第1の接続状態では、データ出力切替セレクタ811のQ端子、A端子、およびI/O切替セレクタ815のOUT端子、D端子がそれぞれ接続される結果、A1端子とB1端子が接続され、またデータ入力切替セレクタ813のQ端子、A端子、およびI/O切替セレクタ817のIN端子、D端子が接続される結果、A2端子とB2端子が接続される。前記第2の接続状態では、データ出力切替セレクタ811のQ端子、B端子、およびI/O切替セレクタ817のOUT端子、D端子が接続される結果、A1端子とB2端子の接続が達成され、またデータ入力切替セレクタ813のQ端子、B端子、およびI/O切替セレクタ815のIN端子、D端子が接続される結果、A2端子とB1端子の接続が達成される。

# [0059]

メモリ/解析切替回路80の書込み/読出しクロック接続切替回路85は、メモリ読出し制御バンク切替回路851、およびメモリ書込み制御バンク切替回路853によって構成される。メモリ読出し制御バンク切替回路851は、Q端子、A端子、B端子およびS端子を有し、Q端子は書込み/読出しクロック接続切替回路85のA1端子を構成し、A端子はメモリバンク66Aの〇E端子に接続されている。またメモリ読出し制御バンク切替セレクタ815の〇E端子に接続されている。またメモリ読出し制御バンク切替回路851のB端子は、メモリバンク66Bの〇E端子と、バンクAのI/〇切替セレクタ817の〇E端子とに接続されている。メモリ書込み制御バンク切替回路853もQ端子、A端子、B端子およびS端子を有し、このQ端子は書込み/読出しクロック接続切替回路85のA2端子を構成し、そのA端子はメモリバンク66BのWR端子に、またそのB端子はメモリバンク66AのWR端子にそれぞれ接続され、メモリバンク66A、66Bの読出し/書込みの切替を行う。

#### [0060]

前記第1の接続状態では、メモリ読出し制御バンク切替回路851のQ端子とA端子が接続される結果、メモリバンク66AのOE端子が活性化され、メモリバンク66Aは読み出し可能な状態とされ、またバンクAのI/O切替セレクタ815のOE端子が活性化され、そのOUT端子がD端子に接続されて、メモリ

バンク66AからDSP解析部69への読み出しが達成される。併せて、バンク BのI/O切替セレクタ817では、IN端子とD端子が接続され、メモリバン・ク66Bへのデジタル試験データの書込みが達成される。この第1の接続状態では、メモリ書込み制御バンク切替回路853は、メモリバンク66BのWR端子を活性化し、メモリバンク66Bを書き込み可能状態にする。

前記第2の接続状態では、メモリ読出し制御バンク切替回路851のQ端子とB端子が接続される結果、メモリバンク66BのOE端子が活性化され、メモリバンク66Bは読み出し可能な状態とされ、またバンクBのI/O切替セレクタ817のOE端子が活性化され、そのOUT端子がD端子に接続されて、メモリバンク66BからDSP解析部69への読み出しが達成される。併せて、バンクAのI/O切替セレクタ815では、IN端子とD端子が接続され、メモリバンク66Aへのデジタル試験データの書込みが達成される。この第1の接続状態では、メモリ書込み制御バンク切替回路853は、メモリバンク66AのWR端子を活性化し、メモリバンク66Aを書き込み可能状態にする。

# [0061]

メモリバンク切替信号生成部87は、A/B切替セレクタ871と、フリップフロップ873と、インバータ875を有する。A/B切替セレクタ871は、A端子、B端子、Q端子およびS端子を有し、フリップフロップ873はD端子、Q端子およびR端子を有し、インバータ875はA/B切替セレクタ871のB端子に接続され、A/B切替セレクタ971のA端子とフリップフロップ873のQ端子は互いに接続され、A/B切替セレクタ871のQ端子とフリップフロップ873のD端子も互いに接続されている。半導体試験装置制御装置89からのメモリ切替信号SKCはA/B切替セレクタ871のS端子に、またクロックイン信号SCLはフリップフロップ873のR端子に与えられる。メモリ切替信号SKCは幅の広い信号であり、クロックイン信号SCLは、信号SKCの幅の中の、より幅の狭い信号である。フリップフロップ873のQ端子には、メモリバンク切替信号SSが生成されるが、この信号SSはメモリ切替信号SKCの各立ち上がりで反転する信号となる。クロックイン信号SCLは、信号SSをラッチするのに、使用される。

[0062]

実施の形態7.

図11は、この発明による半導体集積回路の試験装置の実施の形態7で使用されるメモリ/解析切替回路100を示すブロック回路図である。このメモリ/解析切替回路100は、図7に示す実施の形態1のメモリ/解析切替回路80を変形したものである。

このメモリ/解析切替回路100は、デュアルポートメモリ102を中心に構成したものである。

[0063]

このデュアルポートメモリ102は、一対のデータ端子DataR、DataLと、一対のアドレス端子AddR、AddLと、一対の出力可能信号端子OER、OELと、一対の書き込み可能信号端子WRR、WRLを有する。このデュアルポートメモリ102は、内部に2つのメモリ区域を有し、前記各端子の制御に基づき、図7のメモリ/解析部80と同様の機能を果たす。このデュアルポートメモリ102の使用により、回路部品数を低減できる。

[0064]

実施の形態8.

上記各実施の形態は、DUT11、11AがA/D変換回路51と、D/A変換回路52の両方を含むものであるが、それらの一方を含むものであっても、この発明は効果を得ることができる。複数のA/D変換回路51、または複数のD/A変換回路52を含むDUTであっても、高精度、高速の試験を、低価格の試験装置で達成できる。

[0065]

実施の形態9.

実施の形態1から9の半導体集積回路の試験装置を用いた半導体集積回路の試験方法も、半導体集積回路を、より高精度に、またより高速度で試験するのに有効である。特に、デジタル試験データの記憶(書き込み)と、その解析を並列処理することにより、さらに高速度の試験を行うことができ、生産性を向上することができる。

[0066]

# 【発明の効果】

以上のようにこの発明による半導体集積回路の試験装置は、テスト回路基板の 近傍に配置されたテスト補助装置に、データメモリと解析部とを設け、データメ モリに2つのメモリ区域を構成して、一方のメモリ区域でデジタル試験データの 記憶が行われるときに、他方のメモリ区域ですでに記憶されたデジタル試験デー タの解析のための読み出しを行うようにしたものであり、半導体集積回路のA/ D変換回路またはD/A変換回路の試験を、より高精度に、より高速度に行うこ とができ、併せて試験装置の低価格化を図ることができる。

[0067]

またデータメモリを2つのメモリ素子で構成したものでは、各メモリ素子の単位で、より高精度に、より高速度に行うことができる。

[0068]

また2つのメモリ素子に入力切替手段、出力切替手段を設けたものでは、これらの切替手段によってデータの書き込み、またはデータの読み出しを切替ながら、より高精度に、より高速度に試験を行うことができる。

[0069]

また1つのメモリ素子に、2つのメモリ区域を構成するものでは、回路部品数 の低減を図ることができる。

[0070]

また、テスト回路基板の近傍に配置されたテスト補助装置に、データメモリと解析部とを設け、データメモリに2つのメモリ区域を構成して、一方のメモリ区域でデジタル試験データの記憶が行われるときに、他方のメモリ区域ですでに記憶されたデジタル試験データの解析のための読み出しを行うようにした半導体集積回路の試験装置を用いた半導体集積回路の試験方法によれば、半導体集積回路のA/D変換回路またはD/A変換回路の試験を、より高精度に、より高速度に行うことができ、生産性の向上を図ることができる。

### 【図面の簡単な説明】

【図1】 この発明による半導体集積回路の試験装置の実施の形態1を示し

- 、(a)図はDUT部分の上面図、(b)図はその側面図、(c)図は試験機の構成図。
  - 【図2】 実施の形態1の回路構成を示すブロック図。
- 【図3】 この発明による半導体集積回路の試験装置の実施の形態2のDU T部分の側面図。
- 【図4】 この発明による半導体集積回路の試験装置の実施の形態3を示し、(a)図はBOSTボードの上面図、(b)図はBOST IFボードの上面図、(c)図はDUTボードの上面図、(d)図はそれらの側面図。
- 【図5】 この発明による半導体集積回路の試験装置の実施の形態4のDU T部分を示し、(a) 図はその側面図、(b) 図は上面図。
- 【図6】 この発明による半導体集積回路の試験装置の実施の形態5の回路 構成を示すブロック図。
- 【図7】 この発明による半導体集積回路の試験装置の実施の形態1から5で使用されるメモリ/解析部の構成を示すブロック回路図。
  - 【図8】 メモリ/解析部の測定と解析のフローを示すフローチャート。
- 【図9】 メモリ/解析部の測定と解析のより具体的なフローを示すフロー チャート。
- 【図10】 この発明による半導体集積回路の試験装置の実施の形態6で使用されるメモリ/解析部の構成を示すブロック回路図。
- 【図11】 この発明による半導体集積回路の試験装置の実施の形態7で使用されるメモリ/解析部の構成を示すブロック回路図。

# 【符号の説明】


- 10,10A テスト回路基板 (DUTボード)
- 11,11A 被試験半導体集積回路(DUT)
- 20 テスト補助装置(BOST装置)
- 21, 21A テスト補助基板 (BOSTボード)
- 40 試験機(テスタ)
- 51 被試験半導体集積回路のA/D変換回路
- 52 被試験半導体集積回路のD/A変換回路

- 61 試験用D/A変換回路
- 62 試験用A/D変換回路
- 63 データ回路
- 66 測定データメモリ
- 69 DSP解析部
- 80,90,100 メモリ/解析切替回路
- 81 データ接続切替回路
- 83 アドレス接続切替回路
- 85 書込み/読出しクロック接続切替回路
- 102 デュアルポートメモリ


【書類名】

図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】



【図10】



【図11】



【書類名】

要約書

【要約】

・【課題】 A/D変換回路またはD/A変換回路を含んだ半導体集積回路の試験 装置およびこれを用いた半導体集積回路の試験方法において、試験を、より高精 度、より高速度で実行できるよう、改良する。

【解決手段】 テスト回路基板の近傍に配置されたテスト補助装置に、データメモリと解析部を設け、データメモリに2つのメモリ区域を構成して、一方のメモリ区域でデジタル試験データの記憶が行われるときに、他方のメモリ区域ですでに記憶されたデジタル試験データの解析のための読み出しを行うようにする。

【選択図】 図7

出願人履歷情報

識別番号

[000006013]

1. 変更年月日 1990年 8月24日

[変更理由] 新規登録

住 所 東京都千代田区丸の内2丁目2番3号

氏 名 三菱電機株式会社

出願人履歴情報

識別番号

(591036505)

1. 変更年月日 1991年 2月26日

[変更理由]

新規登録

住 所 兵庫県伊丹市瑞原4丁目1番地

氏 名

菱電セミコンダクタシステムエンジニアリング株式会社